Programas por smgenerator.sf.net

SmGen é um gerador de máquinas de estado finito para Verilog. Mas não é uma ferramenta de entrada FSM. A entrada é de forma comportamental como o Verilog. A SmGen gera um design baseado em SM de Síntesebe a partir dele. Os li