SmGen

Licença: Livre ‎Tamanho do arquivo: N/A
‎Classificação dos usuários: 3.0/5 - ‎1 ‎Votos

Sobre SmGen

SmGen é um gerador de máquinas de estado finito para Verilog. Mas não é uma ferramenta de entrada FSM. A entrada é de forma comportamental como o Verilog. A SmGen gera um design baseado em SM de Síntesebe a partir dele. Os limites do relógio são explicitamente fornecidos pelo designer.