Esta é uma ferramenta formal de verificação de equivalência desenvolvida @ IIT Guwahati que pode ser usada para verificar a equivalência funcional entre circuitos (combinados e sequenciais) dos formatos BLIF, verilog e EDIF.
história da versão
- Versão equiitg_1.2%20beta postado em 2009-07-02
Várias correções e atualizações - Versão equiitg_1.2 beta postado em 2009-07-02
Detalhes do programa
- Categoria: Desenvolvimento > Outros
- Editor: equiitg.sf.net
- Licença: Livre
- Preço: N/A
- Versão: 1.2
- Plataforma: windows