Este projeto desenvolve um processador DSP otimizado para operações FIR/IIR/DCT. A codificação é feita em VHDL, e destina-se a ser sintetizada por Altera Quartus II.
história da versão
- Versão initial postado em 2004-11-24
Várias correções e atualizações - Versão N/A postado em 2004-11-24
Detalhes do programa
- Categoria: Desenvolvimento > Outros
- Editor: dsp-gatech.sf.net
- Licença: Livre
- Preço: N/A
- Versão: Array
- Plataforma: windows